Envoyer ce communique par e-mail
VeriSilicon präsentiert Vivante 2 Teraflop „MESH“-Architektur mit Rechen-IP-Kernen für eingebettete Geräte
*
Marquer les champs requis
Nom du destinataire:
*
Adresse e-mail du destinataire:
Message:
*
Enter security words: