VeriSilicon präsentiert Vivante 2 Teraflop „MESH“-Architektur mit Rechen-IP-Kernen für eingebettete Geräte

Voir en taille réelle 

Formats de téléchargements

• Haute résolution JPEG, 3172x2130, 1.0 MB
• Basse résolution JPEG, 480x322, 49.1 KB
• Aperçu JPEG, 144x97, 11.4 KB
• Miniature JPEG, 72x48, 5.7 KB