VeriSilicon präsentiert Vivante 2 Teraflop „MESH“-Architektur mit Rechen-IP-Kernen für eingebettete Geräte

Formats de téléchargements

• Basse résolution JPEG, 204x63, 9.3 KB
• Aperçu JPEG, 144x44, 5.5 KB
• Miniature JPEG, 120x37, 4.4 KB